PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-334056

(43)Date of publication of application: 18.12.1998

(51)Int.CI.

GO6F 15/16

(21)Application number: 09-145384

(71)Applicant: SONY CORP

(22)Date of filing:


03.06.1997

(72)Inventor: TAMURA YUKIHIRO

(54) MULTIPROCESSOR SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multiprocessor system capable of describing a program on the basis of use of a processor in a form not to specialize the description to a processor with specified hardware structure and describing the program on the basis of the use of an optional number of the processors. SOLUTION: The system is provided with a means to assign a process to a virtual processor, a means to assign processors 2a to 2d mounted on the system to the virtual processor, a means SM, 1 to store the virtual processor and the processors 2a to 2d assigned to the virtual processors by relating them and a means to enable the processors to execute the virtual processors according to a fact that either of the virtual processors are called.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出題公開番号

特開平10-334056

(43)公開日 平成10年(1998)12月18日

(51) Int.Cl.⁶

G06F 15/16

識別記号

370

FΙ

G06F 15/16

370N

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

(22) 出願日

特膜平9-145384

平成9年(1997)6月3日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 田村 征大

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松限 秀盛

(54) 【発明の名称】 マルチプロセッサ・システム

(57)【要約】

【課題】 アプリケーションソフトウェアのレベルで、 プロセッサの使用を前提としたプログラムの記述を、特 定のハードウェア構成のブロセッサに特化しない形で行 うととができ、しかも任意の数のプロセッサの使用を前 提として行うことができるようにしたマルチプロセッサ ・システムを提供する。

【解決手段】 プロセスを仮想プロセッサに割り当てる 手段と、仮想プロセッサに、システムに実装されたプロ セッサ2を割り当てる手段と、仮想プロセッサとそれに 割り当てられたプロセッサ2とを関連付けて記憶する手 段SM、1と、いずれかの仮想プロセッサが呼び出され ることに応じて、それに関連付けて記憶されたプロセッ サ2に、当該仮想プロセッサを実行させる手段とを備え ている。



【特許請求の範囲】

【請求項1】 システムにおいて実行すべきプロセスを 仮想的なプロセッサに割り当てる手段と、

1

前記仮想的なプロセッサに、システムに実装されたプロ セッサを割り当てる手段と、

前記仮想的なプロセッサと該プロセッサに割り当てられ た前記実装されたプロセッサとを関連付けて記憶する手 段と、

いずれかの前記仮想的なプロセッサが呼び出されること に応じて、該プロセッサに関連付けて記憶された前記実 10 装されたプロセッサに、該仮想的なプロセッサを実行さ せる手段とを備えたことを特徴とするマルチプロセッサ ・システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ を結合し、統一したOS(オペレーティングシステム) のもとでハードウェア資源及びソフトウェア資源を共用 した並列処理システムであるマルチプロセッサ・システ ムに関し、特に、アプリケーションソフトウェアのレベ 20 ルで、プロセッサの使用を前提としたプログラムの記述 を、特定のハードウェア構成のシステムに特化しない形 で行うことができ、しかも任意の数のプロセッサの使用 を前提として行うことができるようにしたものに関す

[0002]

【従来の技術】従来、パーソナル・コンピュータ等で採 用されているSMP (対称型マルチプロセッサ)システ ムをはじめとする各種マルチプロセッサ・システムにお いて、ハードウェア資源であるプロセッサは、全てOS 30 の管理下に置かれていた。

[0003]

【発明が解決しようとする課題】とのようにプロセッサ がOSの管理下に置かれていると、アプリケーションソ フトウェアのレベルでは、プロセッサの使用を前提とし たプログラムの記述を行うことは、特定のハードウェア 構成のシステムに特化した形で行う以外には不可能であ る。

[0004]また、このように特定のハードウェア構成 は、システムのハードウェア構成に変更が生じる毎にプ ログラムを書き直さなければならないので、時間、労 カ、コストのロスが大きくなる。

【0005】更に、とのように特定のシステムに特化し た形でプログラムを記述する場合には、システムに実装 されているプロセッサ数よりも多い数のプロセッサの使 用を前提としたプログラムを記述することはできないの で、そのことがアプリケーションソフトウェアを作成す る上での制約となっていた。

【0006】本発明は上述の点に鑑みてなされたもの

で、アプリケーションソフトウェアのレベルで、プロセ ッサの使用を前提としたプログラムの記述を、特定のハ ードウェア構成のシステムに特化しない形で行うことが でき、しかも任意の数のプロセッサの使用を前提として 行うことができるようにしたマルチプロセッサ・システ ムを提供しようとするものである。

[0007]

【課題を解決するための手段】本発明に係るマルチプロ セッサ・システムは、システムにおいて実行すべきプロ セスを仮想的なプロセッサ(以下、仮想プロセッサと呼 ぶ) に割り当てる手段と、仮想プロセッサに、システム に実装されたプロセッサ(以下、物理プロセッサとも呼 ぶ)を割り当てる手段と、仮想プロセッサとそれに割り 当てられた物理プロセッサとを関連付けて記憶する手段 と、いずれかの仮想プロセッサが呼び出されることに応 じて、それに関連付けて記憶された物理プロセッサに、 当該仮想プロセッサを実行させる手段とを備えたことを 特徴としている。

【0008】 このマルチプロセッサ・システムでは、実 装されたプロセッサとは別の「仮想プロセッサ」の概念 を導入しており、システムにおいて実行すべきプロセス を、この仮想プロセッサに割り当てる。仮想プロセッサ には物理プロセッサが割り当てられ、仮想プロセッサと それに割り当てられた物理プロセッサとは関連付けて記 憶される。そして、いずれかの仮想プロセッサが呼び出 されると、それに関連付けて記憶された物理プロセッサ に、当該仮想プロセッサを実行させる。

【0009】このように、プロセッサへのアクセスを仮 想プロセッサに対して行えば、システムに実装されたプ ロセッサにプロセスを実行させることができる。換画す れば、特定のハードウェア構成とは無関係な仮想的なプ ロセッサの使用を前提としたプログラムの記述を行え ば、システムに実装されたプロセッサにアクセスすると とができるようになる。

【0010】従って、アプリケーションソフトウェアの レベルで、特定のハードウェア構成のプロセッサに特化 しない形で記述したプログラムにより、プロセッサにア クセスするととができるようになる。

【0011】また、システムに実装されたプロセッサ数 のシステムに特化した形でプログラムを記述する場合に 40 よりも多い数の仮想プロセッサにプロセスを割り当てる ととにより、システムに実装されたプロセッサ数よりも 多い数のプロセッサの使用を前提としたプログラムを記 述することもできるようになる。

[0012]

【発明の実施の形態】以下、添付図面を参照して本発明 の実施例を詳細に説明する。

《1.システムの構成例》図1は、本発明に係るマルチ プロセッサ・システムの構成の一例を概念的に示す。と のシステムには、OSやアプリケーションソフトウェア 50 等を実行するための複数のプロセッサエレメント (P

E) 2 (図では一例として4基のPE2a~PE2d) の他に、プロセッサ・マネージメント・ユニット (PM U) 1が設けられている。PMU1は、仮想プロセッサ を管理するための一種のコプロセッサである。

【0013】各PE2とPMU1とは、コミュニケーシ ョン・バス3を介して接続されている。コミュニケーシ ョン・バス3は、接続されている任意のエレメント間で 多ビットの情報のやり取りが可能な双方向バスである。 システムの主記憶装置であるシステムメモリSMも、と のコミュニケーション・バス3を介して各PE2に接続 10 されることにより、各PE2に共有されている。

【0014】 〈la. PMUとPETLB〉 このマルチ プロセッサ・システムでは、仮想プロセッサと、物理プ ロセッサである各PE2とに、それぞれ固有のID(識 別ラベル)が与えられている。仮想プロセッサのIDを 「VEID」、物理プロセッサPE2のIDを「PEI D」と呼ぶ。

【0015】VEIDは、後出のく3b. 仮想プロセッ サの生成〉で述べるように、システムの起動後新たに仮 想プロセッサを生成するときに、OSによってその仮想 20 プロセッサに与えられたものである。PEIDは、シス テムの構成に応じてハードウェアによって与えられたも のであり、変更することはできない。

【0016】PMU1(図1)内には、仮想プロセッサ のVEIDとその仮想プロセッサに割り当てられた(と の割り当てについても後出の〈3b. 仮想プロセッサの 生成〉で述べる)物理プロセッサPE2のPEIDとを 関連付けて記憶させるととのできる記憶領域(テーブ ル) が用意されている。このテーブルを、プロセッサエ レメントTLB (PETLB) と呼ぶ。

【0017】図2は、このPETLBの一例を概念的に 示す。PETLBは同図Aのように複数のエントリを持 っており、各エントリ(但し図の最上部のシステムエン トリ8を除く)は同図Bのようにいくつかのフィールド に分かれている。

【0018】 これらのフィールドのうち、 Validフ ィールド4は、そのエントリに有効なデータが存在する ことを示すためのフィールドであり、Lockフィール ド5は、そのエントリの内容を変更することが禁止され リのVEIDフィールド6とPEIDフィールド7とに は、仮想プロセッサのVEIDとその仮想プロセッサに 割り当てられた物理プロセッサPE2のPEIDとがそ れぞれ格納される。

[0019]各エントリに記憶される内容は、OSによ ってシステムメモリSM(図1)内で管理されている 「プロセッサ・エレメント管理テーブル」(仮想プロセ ッサと物理プロセッサとの対応を定義するいわば仮想プ ロセッサの名簿)の一部分のコピーである。PETLB は一種の連想記憶装置になっており、VEIDを与えた 50 ロセッサに対するアクセスが発生すると、それが仮想プ

とき、そのVEIDの仮想プロセッサに割り当てられた 物理プロセッサPE2のPEIDを引き出せるようにな っている。

【0020】尚、システムエントリ8は、後述のシステ ム・プロセッサに対する物理プロセッサPE2の割り当 て情報を管理するための特別なエントリである。

【0021】PETLBのとうした構造は、一般的なマ イクロプロセッサの仮想記憶方式に置いて用いられるテ ープルと似ている。

【0022】(1b. システム・プロセッサ)「システ ム・プロセッサ」は、仮想プロセッサの中の一つであ り、システム全体に関わるエラーやイベントを処理する ための特別な仮想プロセッサである。システム外部から の割り込みや、仮想プロセッサの管理に関するエラー等 は、このシステム・プロセッサで発生したエラーとして 処理される。

【0023】システム・プロセッサ以外の一般の仮想ブ ロセッサについてのエントリの初期化は、通常はソフト ウェアによってシステムメモリSM内のプロセッサ・エ レメント管理テーブルで行わなければならないが、シス テム・プロセッサだけは、後出の〈3 a. システムの初 期化〉で述べるように、システムのリセット時にハード ウェアによってPETLBでシステムエントリ8が初期 化される。

【0024】また、PETLBのシステムエントリ8以 外のエントリは、後出の《2. 仮想プロセッサへのアク セス》で述べるようにプロセッサ・エレメント管理テー ブル中の他のエントリと入れ替えられることがあるが、 システムエントリ8だけは、この入れ替えからは保護さ 30 れた位置にある。換言すれば、システム・プロセッサだ けには常に物理プロセッサPE2が割り当てられてお り、システムエントリ8からその物理プロセッサPE2 を検索するととができる。但し、システム・プロセッサ にどの物理プロセッサPE2を割り当てるは、システム エントリ8自体を書き換えることによっていつでも変更 することが可能である。

【0025】《2. 仮想プロセッサへのアクセス》アプ リケーションソフトウェアがシステム中のプロセッサに アクセスする場合、(例えば現在プロセスを処理中のプ ていることを示すためのフィールドである。同一エント 40 ロセッサとは別のプロセッサにプロセスを投入したり、 現在プロセスを処理中のプロセッサとは別のプロセッサ と通信を行ったりするような場合等)には、VEIDを 用いて仮想プロセッサに対してアクセスするようにす る。換言すれば、アプリケーションソフトウェアでは、 VEIDを用いて、仮想プロセッサの使用を前提とした プログラムの記述を行うようにする。

> 【0026】現在プロセスを処理中のプロセッサ(即ち 現在実行中の仮想プロセッサに割り当てられた物理プロ セッサPE2(図1))の中で、このような別の仮想プ

ロセッサの呼び出しイベントとしてコミュニケーション ・バス3 (図1)上に通知される。このとき、アクセス された仮想プロセッサのVEIDも同時にバス3上に乗 せられる。

【0027】各物理プロセッサPE2は、それぞれ実行 中の仮想プロセッサのVEIDを記憶するための「VE IDレジスタ」を持っており、このレジスタを参照する ことにより、現在どの仮想プロセッサに割り当てられて いるかを判別することができる。物理プロセッサPE2 ている仮想プロセッサのVEIDとが一致した場合(即 ち自分が呼び出された仮想プロセッサである場合) ア クセスに対して直接応答する。

[0028] 一方、PMU1 (図1) は、PETLB (図2)の各エントリから、バス3を介して送られたV EIDを格納しているVEIDフィールド6を検索し、 そのVEIDフィールドと同じエントリ中のPEIDフ ィールド7から、当該仮想プロセッサに割り当てられた 物理プロセッサPE2のPEIDを得る。そして、いず れの物理プロセッサPE2もアクセスに対して直接応答 20 しなかったときには、得られたPEIDを持つ物理プロ セッサPE2に対して、仮想プロセッサの入れ替えのた めの割り込み要求を発生する。

【0029】呼び出された仮想プロセッサに割り当てら れた物理プロセッサPE2では、この割り込みにより、 VEIDレジスタ内のVEIDの書き換えと、例外ハン ドラ(例外処理を記述したプログラム)によるプロセス の入れ替えとが行われる。

【0030】尚、PMU1がPETLBの各エントリを しているVEIDフィールド6がみつからなかった場合 には、前述のシステム・プロセッサに例外が発生する。 との場合には、OSが例外ハンドラによってPETLB のエントリの入れ替えを行い、その後改めて仮想プロセ ッサの呼び出しが行われる。

【0031】《3.ソフトウェアとの連携による仮想プ ロセッサ管理の例》

〈3 a. システムの初期化〉システムがリセットされる と、各物理プロセッサPE2は初期化されて待機状態に 期化され、それ以外のエントリが全て無効化される。

【0032】すべての初期化処理が終了すると、PMU 1(図1)がシステム・プロセッサを呼び出す。この呼 び出しは、《2. 仮想プロセッサへのアクセス》で述べ た物理プロセッサPE2に対する割り込み要求によって 行われる。

【0033】起動したシステム・プロセッサでは、OS のカーネル(核)の実行が開始され、システムメモリS M(図1)内のプロセッサ・エレメント管理テーブルの 初期化が行われる。

【0034】〈3b. 仮想プロセッサの生成〉その後、 〇Sのその他の部分やアプリケーションソフトウェアが 起動されて、それぞれのプロセスが新しい仮想プロセッ サに割り当てられる。この処理は、プロセスが、OSの 用意したプログラムである「仮想プロセッサ生成タス ク」をシステム・コール等で呼び出すことによって行わ れる。

【0035】呼び出された仮想プロセッサ生成タスク は、プロセスを割り当てられた仮想プロセッサにVEI は、バス3上に乗せられたVEIDと現在割り当てられ 10 Dを与え、その仮想プロセッサに物理プロセッサPE2 (図1)を割り当てる。そして、そのVEIDとPEI Dと当該プロセスの実行に必要な情報とを、システムメ モリSM(図1)内のブロセッサ・エレメント管理テー ブルに記憶させる。このようにして、仮想プロセッサが 生成される。

> 【0036】尚、新しく生成する仮想プロセッサにどの 物理プロセッサPE2を割り当てるかは、OSが各物理 プロセッサPE2の使用状況等をもとにして決定する。 VEIDで表現可能な範囲内で、システムに実装されて いる物理プロセッサPE2の数よりも多い数の仮想プロ セッサを生成することも可能であり、その場合には複数 の仮想プロセッサに同一の物理プロセッサPE2を共有 させるようにする。

【0037】〈3c. 仮想プロセッサの実行〉新しく生 成された仮想プロセッサを実際に物理プロセッサPE2 上で実行させる処理は、仮想プロセッサの生成処理とは 独立かつ並行的に行われる。

【0038】そのために、システムには、タイマ割り込 みのような外部割り込みが定期的にかかるようになって 検索した際に、バス3を介して送られたVEIDを格納 30 いる。この仕組みは、単一のプロセッサに時分割により マルチタスクを行わせるためのものと問じである。

> 【0039】タイマ割り込みはシステム全体に関係する イベントなので、それが発生すると、PMU1が物理プ ロセッサPE2に対する割り込み要求によって自動的に システム・プロセッサを呼び出す。この割り込み処理を 記述したプログラムである割り込みハンドラから、OS の用意したプログラムである「仮想プロセッサ管理タス ク」が呼び出されるようになっている。

【0040】呼び出された仮想プロセッサ管理タスク なる。PETLB(図2)は、システムエントリ8が初 40 は、システムメモリSM内のプロセッサ・エレメント管 理テーブルから、次のタイマ割り込みまでの一定期間物 理プロセッサPE2を割り当てて実行する仮想プロセッ サを、各プロセス間の優先順位等をもとに決定する。と うして決定された仮想プロセッサが、《2. 仮想プロセ ッサへのアクセス》で述べたようアプリケーションソフ トウェアによってアクセスされることにより、その仮想 プロセッサの実行が開始される。

> 【0041】以上のように、このマルチプロセッサ・シ ステムによれば、アプリケーションソフトウェアのレベ 50 ルで、物理プロセッサPE2のハードウェア構成に特化

7

しない形で記述したプログラムにより、物理プロセッサ PE2にアクセスすることができるようになる。

【0042】また、システムに実装されている物理プロセッサPE2の数よりも多い数の仮想プロセッサにプロセスを割り当てることにより、VEIDで表現可能な範囲内で、物理プロセッサPE2の数よりも多い数のプロセッサの使用を前提としたプログラムを記述することもできるようになる。

【0043】尚、以上の実施例では、主記憶装置(システムメモリSM)を単一のバス(コミュニケーション・バス3)を介して各プロセッサ(PE2)に共有させる単一バス方式の共有メモリ形(密結合形)マルチプロセッサに本発明を適用しているが、その他の方式(例えば多重バス方式、階層バス方式、マルチポートメモリ方式等)の共有メモリ形マルチプロセッサや、あるいはメッセージ交換形(疎結合形)マルチプロセッサに本発明を適用するようにしてもよい。

【0044】また、本発明は、以上の実施例に限らず、本発明の要旨を逸脱することなく、その他様々の構成を とりうることはもちろんである。

[0045]

【発明の効果】以上のように、本発明に係るマルチプロセッサ・システムによれば、アプリケーションソフトウ*

* ェアのレベルで、特定のハードウェア構成のプロセッサ に特化しない形で記述したプログラムにより、プロセッサにアクセスすることができる。これにより、システム におけるプロセッサのハードウェア構成に変更が生じた 場合にも、アプリケーションソフトウェアのプログラム を書き直す必要がなくなるので、時間、労力、コストの 節約につながる。

【0046】また、システムに実装されたプロセッサ数よりも多い数のプロセッサの使用を前提としたプログラ10 Aを記述することができるので、アプリケーションソフトウェアを作成する上での制約を減らすことができる。 【図面の簡単な説明】


【図1】本発明に係るマルチプロセッサ・システムの構成の一例を示す図である。

【図2】プロセッサエレメントテーブルの一例を示す図である。

【符号の説明】

1…プロセッサ・マネージメント・ユニット、 2a, 2b, 2c, 2d…プロセッサエレメント、 3…コミ 20 ユニケーション・バス、 SM…システムメモリ、 4 …Validフィールド、 5…Lockフィールド、 6…VEIDフィールド、 7…PEIDフィールド、 8…システムエントリ

【図1】



【図2】

